IMEC mapeia CFET monolítico no VLSI Symposium ...

O documento T1-3 é "Transistores de efeito de campo complementares baseados em nanofolhas (CFETs) com passo de porta de 48 nm e isolamento dielétrico médio para permitir a formação de espaçador interno CFET e padronização multi-Vt" O passo de porta de 48 nm é significativo porque é descrito como " relevante para a indústria."

IMEC é a principal fonte de ideias para CMOS avançado. O roteiro geralmente aceito é que o FET ou CFET Complementar, que empilha nanofolhas que conectam verticalmente os transistores NMOS e PMOS em uma configuração CMOS, vem depois dos transistores de nanofolhas gate-all-around (GAA), seguidos pelos chamados Forksheet (consulte Stacked O CMOS poderia superar as limitações do Forksheet, diz IMEC).

O CFET foi marcado para possível inserção em um nó nominal de 5 angstrom (consulte o roteiro de semicondutores IMEC mostra o fim da escala de passo de metal). No entanto, dadas algumas das limitações mencionadas acima do transistor Forksheet, é possível que o CFET chegue antes. Isso também pode vir junto com inovações como materiais de monocamada 2D para o canal do transistor, como dissulfeto de tungstênio ou dissulfeto de molibdênio.

O próximo documento discute a demonstração bem-sucedida de regiões de fonte/drenagem e contatos formados para dispositivos inferiores ou superiores. Esses CFETs monolíticos têm uma oscilação abaixo do limiar de 70mV/década. para os NFETs e 75mV/década para os PFETs. O isolamento dielétrico médio (MDI) formado pelo processamento de substituição de SiGe é introduzido como um facilitador para a formação monolítica de CFET e padronização multi-VT.

Imagens transversais para (a) pFET inferior e (b) nFET superior. Fonte: IMEC.

O monolítico também é relevante, pois representa um meio alternativo de fabricação de CFET, fazendo n- e pFETs de monocamada e, em seguida, usando a ligação wafer a wafer. A produção monolítica oferece desempenho às custas da complexidade de fabricação. A fabricação sequencial de CFET apresenta uma forma diferente de complexidade de fabricação, mas pode apresentar diferentes alavancas aos fabricantes para variar a mobilidade de elétrons e buracos nos transistores tipo n e tipo p.

www.vlsisymposium.org

www.imec-int.com

O roteiro de semicondutores IMEC mostra o fim da escala de passo de metal

CMOS empilhado pode superar as limitações do Forksheet, diz IMEC

Memória de mudança de fase persiste no VLSI Symposium

Potência traseira da Intel em destaque no VLSI Symposium

IMEC propõe memórias líquidas para armazenamento de maior densidade